Tualatin

Смотреть надо внимательней...
Тему перемещаю, изучите окружающую ветку - большая часть проблем переделанных дуалов находится совсем в другой плоскости, нежели правильная распайка переходников...

Точно. Как раз сейчас читаю в дуальных системах...

Готовя под списание по причине морального устаревания P2B-DS я решил порыться насчет перспектив ее модернизации. Слегка испугавшись активного обсуждения невозможности запуска Dual-Cel-Tual в этой ветке, решил поискать информацию где-нибудь еще. Интел говорит в своих даташитах следующее:

Перевод: Контакты BR0# и BR1# (Запрос шины) отвечают за передачу сигналов BREQ[1:0]# в системе. Сигналы BREQ[1:0]# подаются инвертированно на контакты каждого процессора. Схема обмена сигналами между шиной и процессором приведена в следующей таблице.
Сигнал Аг.0 Аг.1
BREQ0# BR0# BR1#

BREQ1# BR1# BR0#

Пересказ: BR0# CPU0 присоединяется к BR1# CPU1 и BR0# чипсета. BR1# CPU0 - к BR0# CPU1

Вывод: Поскольку процы соединяются крест-накрест, нога BR1# должна присутствовать на каждом из них Абыдна, да? Но, может не все так плохо?

Ладно, вступление окончено, ближе к делу. В первую очередь интересно мнение ivp, как завсегдатая сией ветки, специалиста и просто человека [разбирающегося в двуголовых матерях] Впрочем, дельные высказывания приветствуются независимо от автора

Итак, что скажет общественность по поводу изысканий одного японца, скрывающегося под ником Dragon? Даю без перевода, поскольку во владении ivp английским уже неоднократно убедился, читая форум

I just wondering why the Celeron Tualatin would?t work in SMP mode.... ok ok... Intel say that SMP on Celeron is not makeable... BTW who cares what Intel says...

I found out that there can only a SMP Mode conected if CPU1=ID0 and CPU2=ID3 !!

ID3!!! not ID1!!!

Ну, здесь новостей еще нет - об этом говорит и сам Интел:

Но вот дальше - уже интереснее:

BR1... BR2... and BR3... the Pins are:

BR1 = N33
BR2 = R2
BR3 = X2

I hope this is correct...

if it is so then we have to conect more then one Pin (N33) to make this thing working SMP...

Maybee the Tualatin is Multiprocessor then lets handle it like a Multi...

ID0 <-> ID3
BR0 <-> BR3
BR1 <-> BR0
BR2 <-> BR1
BR3 <-> BR2

Maybee it?s a step in the right way...

CU all
Dragon

Может здесь-то и порылась собака, а?

Думаю я вот что: дуальность Мендочин тоже японцы раскопали...
Ну а если всерьез, то вижу только один способ понять, так это или нет: на следующей неделе будет двуспальный слотовый Чайник на i440BX, пара "однояйцевых" Туалеронов-1400 есть, переходники тоже есть - распаяю BR#3 да и проверю (если еще кто бы сказал, какая ламель переходника за это отвечает - а то рыться в спеках на SECC/SECC-2 жутко лень )...
Короче, в ближайшее время ответ будет - как только ту мамку победю (она в дуале второго камня не видит), и тут же проверю...

У меня N33 работает на коперах уже больше года пробовал на туликах целеронах результат болт. Ещё прикол штатная нога Х2 на ППГА переходнике не затерменитрована и не пашет без термика!!! а N33 пашет и без резистора. Ещё тулик целерон реагирует в отличие от копера целерона на сигнал с N33 и X2. Возможно надо либо затерминировать N33 и попробовать запустить (этот трик я не делал бо камни у меня быстро забрали ).
И ещё на слот1 нет разводки BREQ2,3 так что остаётся только BREQ0,1.
Подозреваю что N35 тоже не просто резервед как написано в интеловских спеках.

Очень интересно! Что-нибудь получилось?

Пока нет - организационные возможности подводят...

Год с лишком назад пробовал заводить Туалероны 1300 в SMP на "бобре" Abit BP6. Перебрал 36 вариантов. Результат отрицательный. Поодиночке, ессно, работают. Однако, позже оказалось, что, похоже, сам бобёр того... полудохлый. Два Коппера 600Е запускались в SMP хорошо если каждый пятый раз. И вообще, с матерью какая-то беда, смотреть надо. Поэтому мои опыты с Туалеронами никак не могут претендовать на достоверность. Может, починю мать... продолжу.

Dragon'овский текст я читал (примерно в то же время). По-моему, он ошибается. Вообще, все эти ребята в основном делают упор на то, чтобы обмануть BIOS в момент инициализации SMP. Но нужно очень четко понимать, что коль физически у процессора нет второй сигнальной линии (BR1#), то вся схема SMP арбитража летит к черту и работать такая система даже если и будет (что весьма и весьма сомнительно), то производительность ее будет никакая.

Все это, разумеется, мое ИМХО, основанное на изучении Intel'овских даташитов. Может, стоит организовать топик на предмет обсуждения тонкостей SMP протокола? (Это к ivp вопрос.)

А что, мысль...
Правда, боюсь нас там не слишком много будет тусоваться...
Но, не менее тем, завести стоит...

А не пора ли бросить сие неинтересное (по нынешним меркам) понятие?
ПРЕДЛОЖЕНИЕ:
ПАРА БАРТОН"ов 2000-2500+ (на самом деле не имеет значения) на хорошей материнке DUAL AMD (что там оно в последний раз выпустило???) УДЕЛЫВАЮТ ЛЮБОЙ П4 НТ в 3D Max!!!
Я пока только сообщу, что вместо 3,0 часов рендеринга имею 1,5 часа
(могу ошибаться!!) но ИМЕЮ!!!
Ваши ОТКЛИКИ дуальных AMD?
P.S. Не "голословно". "погоняли" на двухпроцессорнике от мною любимого MSi K-7D - Master. Пришлось, правда, пару Бартонов сделать многопроцессорнами (с помошью "восстановителя обогрева заднего стекла автомобиля")