Если судить по аналогии с гигобайтинами на 848, 865 чипе, то кирдык южнику. А если смотреть расшифровку ПОСТкодов (icbook.com.ua/post/_award6/ipost.html) :
Post Code 25
English
Program AGP aperture size according to CMOS setup. Scan PCI buses and assign I/O , memory space and IRQ. Set SMbus I/O base. Check DRAM Bus Frequency and power-on after fail status
Русский
Выполняется программирование апертур шины AGP с учетом особенностей UMA встроенной графики.
Сканирование PCI шин: каждое подключенное к ним устройство адресуется уникальным номером Device# в диапазоне от 00h до 1Fh. Устройства в PCI-слотах получают номера с 08h по 1Fh, интегрированные на системной плате - с 00h по 07h. Для каждого из них устанавливаются основные параметры в блоке конфигурационных регистров (PCI Bus Cycle parameters, I/O and Memory Address). По результатам поиска VGA-контроллера определяется способ его инициализации в зависимости от того, где он расположен: на шине PCI или AGP.
Контроллеру SMBus назначается базовый адрес. Это открывает доступ к шине управления, по которой выполняется настройка таких параметров, как Drive Strengthening, CPU Throttling, Power Loss Recovery. Опрашивается ряд функций, связанных с Power Management, и определяются возможности системной логики, которые могут быть предложены пользователю в CMOS Setup для установки SDRAM Bus Frequency, CAS latency Time, Data Integrity Mode и т.п.
Информация: Успешное прохождение POST на данном этапе зависит от функциональных возможностей процессора и модулей памяти. Неисправность North Bridge или South Bridge приводит к остановке.
Определить сбойный компонент не представляется возможным, потому что инициализационные процедуры направлены на обслуживание большинства ресурсов системной логики
Если судить по аналогии с гигобайтинами на 848, 865 чипе, то кирдык южнику. А если смотреть расшифровку ПОСТкодов (icbook.com.ua/post/_award6/ipost.html) :
Post Code 25
English
Program AGP aperture size according to CMOS setup. Scan PCI buses and assign I/O , memory space and IRQ. Set SMbus I/O base. Check DRAM Bus Frequency and power-on after fail status
Русский
Выполняется программирование апертур шины AGP с учетом особенностей UMA встроенной графики.
Сканирование PCI шин: каждое подключенное к ним устройство адресуется уникальным номером Device# в диапазоне от 00h до 1Fh. Устройства в PCI-слотах получают номера с 08h по 1Fh, интегрированные на системной плате - с 00h по 07h. Для каждого из них устанавливаются основные параметры в блоке конфигурационных регистров (PCI Bus Cycle parameters, I/O and Memory Address). По результатам поиска VGA-контроллера определяется способ его инициализации в зависимости от того, где он расположен: на шине PCI или AGP.
Контроллеру SMBus назначается базовый адрес. Это открывает доступ к шине управления, по которой выполняется настройка таких параметров, как Drive Strengthening, CPU Throttling, Power Loss Recovery. Опрашивается ряд функций, связанных с Power Management, и определяются возможности системной логики, которые могут быть предложены пользователю в CMOS Setup для установки SDRAM Bus Frequency, CAS latency Time, Data Integrity Mode и т.п.
Информация: Успешное прохождение POST на данном этапе зависит от функциональных возможностей процессора и модулей памяти. Неисправность North Bridge или South Bridge приводит к остановке.
Определить сбойный компонент не представляется возможным, потому что инициализационные процедуры направлены на обслуживание большинства ресурсов системной логики