Если имеется в виду POST, то

12 Июл 2014 - 15:50
Сказочник >> 27403 >> 1742.14

GH14 писал(-а):
POS для данного случая?
Если имеется в виду POST, то этот термин применен неправильно.

GH14 писал(-а):
Например MIO при присутствии +3VSB что начинает делать?
Если при этом присутствует еще и VBAT, то смотрите Figure 6-1 RSMRST#.

Пока RSMRST#=1, MIO готов к получению активного уровня сигнала PSIN# (и других сигналов для "пробуждения") или неактивного уровня сигнала SLP_S3# - смотрите Figure 6-7 PSON# Block Diagram. Неактивный уровень сигнала SLP_S3# может быть получен от ЮМ как в ответ на активный уровень сигнала PSOUT#, так и по другим причинам. Если все условия для "пробуждения" имеются (Figure 6-7), то получение неактивного уровня сигнала SLP_S3# в конце концов приводит к получению активного уровня сигнала PSON#, что переводит БП из дежурного режима в основной. Далее начинают формироваться необходимые напряжения питания и управляющие сигналы согласно power sequence конкретной платформы.

GH14 писал(-а):
А VLDT это интегрированная в проц графика или контроллер памяти?
Понятие VLDT вообще-то относится к платформе AMD (смотрите 5.16 AMD Power-On Sequence). Например:
AMD Functional Data Sheet, 754 Pin Package писал(-а):
VLDT - HyperTransport I/O ring power supply for side A and side B of the package.


P.S. Чтение и понимание документации - это достаточно несложный процесс, хотя он может быть длительным в связи с попутным чтением других документаций.

Asus P8Z68-V LE Не включается с кнопки.