Привет. Арсенал, дай ссылочку где перетерал об Y33. ZloDeck,

Привет. Арсенал, дай ссылочку где перетерал об Y33.
ZloDeck, мне кажется я неграмотно выразился, и поэтому "возникло непонимание". Разделю ответ на три части:
1. Мои домыслы по поводу отсутствия информации о влияниии напряжения на Y33 на тактование шины. Такое мое утверждение не подкрепляется убежденностью, но может спровоцирует кого-то на аргументированную информацию, или ссылки на утверждения светочей.
2. Домыслы по поводу подачи этого самого 1.25в на ногу процессора.
3. Прочее.

1.
CLKREF I In Single-ended clock mode the CLKREF input is a filtered 1.25 V supply voltage for the processor PLL. A voltage divider and decoupling solution is provided by the motherboard. See the design guide for implementation details. When the processor operates in differential clock mode, this signal becomes BCLK#.

BCLK/BCLK# I The BCLK (Bus Clock) and BCLK# (for differential clock) signals determines the bus frequency. All processor system bus agents must receive this signal to drive their outputs and latch their inputs on the rising edge of BCLK. For differential clocking, all processor system bus agents must receive this signal to drive their outputs and latch their inputs on the BCLK and BCLK# crossing point. All external timing parameters are specified with respect to the BCLK signal.

В дэйташите на 0.13микрон процы действительно нет утверждения о том что "сигнал CLKREF является референс-сигналом для тактирования шины", под его референсность я подразумеваю то что он является какой-то опорой, эдакой константой на которую можно опираться в расчетах. Вопервых, потому что на CLKREF (BCLK#) дается четкая спецификация:

CLKREF (BCLK#) = 1.25 V with ± 5% DC tolerance. CLKREF must be generated from a stable source. AC tolerances must be less than -40 dB @ 1 MHz.

Вовторых, потому что он останется на этой ноге даже в случае перехода в дифференциальный режим работы. Наверное вот фрагмент использованый тобой для утверждения:

The Intel Pentium III processor based on 0.13 micron process will implement an auto-detect mechanism that will allow the processor to use either single-ended or differential signaling for the system bus and processor clocking. The processor checks to see if the signal on pin Y33 is toggling. If this signal is toggling, the processor operates in differential mode. Refer to Figure 5 for an example on differential clocking. Resistor values and clock topology are listed in the appropriate platform design guide for a differential implementation.
Note: References to BCLK throughout this document also imply to it’s complement signal, BCLK# in differential implementations, and when noted otherwise.

Соглашаюсь что в разных режимах используется разная схема синхронизации. При дифференциальном режиме период (фаза) сигнала тактования а следовательно (в логической последовательности) все относительные временные привязки других сигналов измеряются на моменте пересечения BCLK и BCLK#, т.к. эти два сигнала идентичны но противофазны. В одноконечной схеме уровнем засечки на котором засекается период BCLK выбрано напряжение 1.25в.

All timings for the AGTL signals at the processor pins are referenced to the rising edge of BCLK and the falling edge of BCLK# at the crossing point for differential clock mode and to the rising edge of BCLK at BCLK_VREF (1.25 V) for single-ended clock mode. All AGTL signal timings (address bus, data bus, etc.) are referenced at 2/3VTT at the processor pins.

Я бы и картинку вставил, но не знаю где ее разместить.

Мне кажется что учитывая жесткие требования к сигналу CLKREF он поставляет опорное напряжени 1.25в для формирования уровневых меток типа BCLK_VREF. Плюс где-то в тексте я видел упоминание уровня пересечения BCLK и BCLK# на 1.25в.

Я не знаю от чего зависит выбор схемы работы, и кто его инициирует. Я не знаю что за схема спрятана там за ногой, но подозреваю, что все-таки 1.25в на этой ноге хотели бы быть выставлены. Плавно перехожу к реализации.

2.
Не видел матерей и переходников с пустой Y33. Продолжаю утверждать что одним или двумя сопротивлениями можно создать на этой ноге напряжение при котором мать заработает. Продолжаю утверждать что создание этого напряжения двумя резисторами сделает это напряжение стабильнее чем от одного в свете отсутствия информации о внутреннем сопротивлении в этой точке (А у кого-то и прибора для замера напряжения. Я исхожу из того что вряд-ли профи включились в полемику типа этой.). Придерживаюсь идеи что вынимание контакта из матери самый правильный и надежный способ, плюс экономит время.

3.
Что такое IMHO?

Не судите строго. Объясните лучше что это за нога такая волшебная.