D1
Initializing the DMA controller, performing the keyboard controller BAT test,
starting memory refresh, and entering 4 GB flat mode next
Инициализация контроллера DMA, выполняемая BIOS POST выполняется для двух Intel 8237-совместимых контроллеров, входящих в состав PIIX. Обычно выполняется установка следующих параметров:
Полярность сигналов DRQ : Прямая
Полярность сигналов DACK : Инверсная
Удлиненный цикл записи : Отключен
Приоритеты каналов : Фиксированы, нет циклического изменения приоритетов
Установка базовых адресов и длин блоков для DMA пересылок выполняется непосредственно при операциях ввода-вывода на устройствах, использующих DMA, (например, при чтении сектора с дискеты) и в обязанности POST не входит. Контроллеру клавиатуры дается команда самотестирования и контролируется результат. Запускается регенерация памяти. Для этого устанавливается режим счета и константа счета для канала 1 системного таймера, формирующего запросы на регенерацию DRAM.
Термин 4 Gb flat mode предположительно означает следующее: процессор переключается в защищенный режим и загружает в сегментные регистры значения селекторов, которые ссылаются на дескрипторы, у которых поле лимита сегмента имеет значение FFFFFFFFh. Это обеспечивает установку 4Gb лимитов сегментов в регистрах Descriptor Cache. Так как ОЗУ на этот момент еще не инициализировано, таблица GDT ( Global Descriptor Table ), находится в ПЗУ. Затем выполняется возврат в реальный режим. При этом установленные лимиты сегментов сохраняются, что дает возможность, работая в реальном режиме, использовать 32-разрядные адреса и адресовать все 4Gb пространство. Более распространенное название этого режима - Big Real Mode
D1
Initializing the DMA controller, performing the keyboard controller BAT test,
starting memory refresh, and entering 4 GB flat mode next
Инициализация контроллера DMA, выполняемая BIOS POST выполняется для двух Intel 8237-совместимых контроллеров, входящих в состав PIIX. Обычно выполняется установка следующих параметров:
Полярность сигналов DRQ : Прямая
Полярность сигналов DACK : Инверсная
Удлиненный цикл записи : Отключен
Приоритеты каналов : Фиксированы, нет циклического изменения приоритетов
Установка базовых адресов и длин блоков для DMA пересылок выполняется непосредственно при операциях ввода-вывода на устройствах, использующих DMA, (например, при чтении сектора с дискеты) и в обязанности POST не входит. Контроллеру клавиатуры дается команда самотестирования и контролируется результат. Запускается регенерация памяти. Для этого устанавливается режим счета и константа счета для канала 1 системного таймера, формирующего запросы на регенерацию DRAM.
Термин 4 Gb flat mode предположительно означает следующее: процессор переключается в защищенный режим и загружает в сегментные регистры значения селекторов, которые ссылаются на дескрипторы, у которых поле лимита сегмента имеет значение FFFFFFFFh. Это обеспечивает установку 4Gb лимитов сегментов в регистрах Descriptor Cache. Так как ОЗУ на этот момент еще не инициализировано, таблица GDT ( Global Descriptor Table ), находится в ПЗУ. Затем выполняется возврат в реальный режим. При этом установленные лимиты сегментов сохраняются, что дает возможность, работая в реальном режиме, использовать 32-разрядные адреса и адресовать все 4Gb пространство. Более распространенное название этого режима - Big Real Mode