Вспомним, что СМ ВИА с незапамятных времен

24 Апр 2006 - 22:41 Unknown BIOS
romby team >> 8685 >> 381.67

Цитата:
3. Копаясь в дейташите на КТ133А прочитал (по смыслу) следующее:

MCLK- выход внутреннего тактового генератора на тактовый буфер SDRAM/DDR. Так вроде и процессор и северник тактируются снаружи, верно? Если кто ковырял биос под помянутые чипсеты - где там этот "генератор", и в чем причина, по которой тактирование на память не берется с внешнего клокера (предполагаю синхронизацию входных/выходных буферов в севернике, но хотелось бы знать точно)?

Вспомним, что СМ ВИА с незапамятных времен имеют функцию псевдосинхрона. Т.е. частота MCLK может быть не только равной FSB, но и отличаться от нее на +PCI или -PCI. Так что стопудняк в СМ будут буфера и цепь PLL... А в nForce вообще всю эту кухню запихали в чипсет и попытались сделать полностью асинхронный чипсет. Вроде даже что-то получилось...

Даташит или любая инфа по внутренностям VT8366A/KT266A.