Я же писал что состояние сигнала ресет при

Я же писал что состояние сигнала ресет при незапуске (хотя другого и нет))) - в активном состоянии, активному состоянию ресета соответствует низкий уровень сигнала (на 15-ой ноге ПСИ слота), т.е. 0 вольт. По поводу "другого нет", с каких времён код 50 означает что плата готова к работе?

Теперь по поводу отследить, если бы я мог, я бы не писал, там в цепи только один резистор который на 3,3 в уходит и всё, а дальше что-либо отследить невозможно поскольку плата то многослойная.Скорее всего сигнал уходит в чипсет.
Кстати насчёт пост кода "50" В него плата попадает не в результате подачи ресет, а в результате прикосновения отверткой ноги rst_sw, в этот момент сигнал ресет становится неактивен и за этот промежуток плата успевает дойти до "50". Коротить же rst_swна котором 0 вольт на землю бессмысленно и само собой эффекта не даёт.