Хотя, +5.12 V и +11.76 V уже "штатными" не назовешь. По паспортным стандартам, по +5 и +12 V у нас колебания - не более 2%, а это +/- 0.1 V по +5, да и по +12 V - еле-еле на пределе.
Спека ATX с formfactors.org гласит 5%. Кроме того, на что идут +5 и +12? В основном на ШИМы - ШИМ V(DDR), ШИМ Vcc(CPU). А им вообще 20% сойдет, небось. Самые "глупые" узлы на той матери распаянны линейниками с +3.3V, а оно, в свою очередь, линейником от +5V...
Кроме того, как у меня в результате питание Vcc шло? Вначале я просто взял флопповский +12V провод, потом-то, когда я его брал с "лишних четырех"... От БП до матери - один ATX-желтый, потом два разьема, только один из которых дублирован - потом качественная пайка и разветвление на CPU и GPU.
Представляете, как несладко первому стыку? Через него P(cpu)+P(gpu)
Добавлено спустя 18 часов 18 минут 19 секунд:
Update new: Это предел. При подключении еще одного винта (HDS PLA) БП уходил в защиту.
Спека ATX с formfactors.org гласит 5%. Кроме того, на что идут +5 и +12? В основном на ШИМы - ШИМ V(DDR), ШИМ Vcc(CPU). А им вообще 20% сойдет, небось. Самые "глупые" узлы на той матери распаянны линейниками с +3.3V, а оно, в свою очередь, линейником от +5V...
Кроме того, как у меня в результате питание Vcc шло? Вначале я просто взял флопповский +12V провод, потом-то, когда я его брал с "лишних четырех"... От БП до матери - один ATX-желтый, потом два разьема, только один из которых дублирован - потом качественная пайка и разветвление на CPU и GPU.
Представляете, как несладко первому стыку? Через него P(cpu)+P(gpu)
Добавлено спустя 18 часов 18 минут 19 секунд:
Update new: Это предел. При подключении еще одного винта (HDS PLA) БП уходил в защиту.