Asus p5p41d не снимает резет
Здравствуйте. В наличии эта плата Asus p5p41d c памятью DDR2.
Процессор тестовый селерон 430, ставил и е7500, биос шился программатором.
При подаче питания от бп, загорается индикатор деж. питания. Автостарта нет. На кнопках pwrsw и reset по 3,3В.
При нажатии на pwrsw появляются напряжения на проц 1,3В, терминация 1,25В, север 1,2В, южник 1,5В и 1,1В. А вот на памяти напряжение занижено VDD 1,5В, VREF 0,75B, VTT 0,75B. Резет залипший.
И кнопкой pwrsw уже не отключается, только обесточивание бп.
Читал эту и эту темы. Подбирал резисторы в ООС с выпаиванием uP6262, и повышал напряжения на памяти до штатных. Пробовал выпаивать uP6262 без подбора резисторов. Резет всё равно не отпускала.
Южник снял, отреболлил, поставил на другую плату - он рабочий. На эту p5p41d поставил южник, заказанный с али, - ничего не изменилось.
Интересно, в чем причина такого поведения платы и буфер ics 9p946aflf как-то может влиять на питание памяти?
| Вложение | Размер |
|---|---|
| ics9p946aflf.pdf | 54.48 КБ |
Рекомендуется к прочтению по той же теме
Прошивка и настройка BIOS, переделка и ремонт материнских плат, БП, видеокарт, HDD.
ROM.by 2002-2019 © apple_rom
Хотя вы даже не озаботились поиском элемента, который непосредственно управляет выводами PCIRST#
я не сдуру менял, он мне был нужен для оживления другой платы, а после уже с китая южники подошли.
Проверьте наличие сигнала VCORE_PG с контроллера питания CPU и сигнала PWROK_SB с мультиконтроллера. Они должны быть в состоянии лог.1.
про PCIRST# справедливо для моей платы?
Справедливо в части
P.S. Отследить несколько сигналов уже составляет для вас проблему
А он точно залипший? А то что-то не видно числового значения.
уровень на a15 PCI 0,00В всегда.
На 71 пине MIO (PWROK) в дежурном режиме 0,15В, после нажатия pwrsw 3,18В
На 30 пине MIO (LRESET) 0,00В всегда.
По поводу VRMPWRGD - на cpu есть напряжение, на asp0905 нет даташита.
The PCIRST# pin is generated under two conditions:
• PLTRST# active
• BCTRL.SBR (D30:F0:Offset 3Eh:bit 6) set to 1
The integrated LAN controller uses the PCIRST# or the PWROK signal as an indication
to ignore the PCI interface. Following the deassertion of PCIRST#, the LAN controller
PCI Configuration Space, MAC configuration, and memory structure are initialized while
preserving the PME# signal and its context.
When asserted, PWROK is an indication to the ICH7 that
core power has been stable for 99 ms and that PCICLK has been
stable for 1 ms. An exception to this rule is if the system is in S3HOT, in
which PWROK may or may not stay asserted even though PCICLK may
be inactive. PWROK can be driven asynchronously. When PWROK is
negated, the ICH7 asserts PLTRST#.
Попробуйте прикрепленную схему. Нога VR_RDY.
после нажатия pwrsw на VR_RDY появляется 1,20В
Отправить комментарий