мост не поднимает SUSB# (SLP_S3#) в ответ на PWRON# с MIO. Он его поднимает раньше, если все нормально с деж. питаниями (и с цепями RTC) и сам мост исправен.
Подчеркнутое не всегда верно. Оно будет верным в одном случае - если в CMOS RAM ранее была сохранена настройка об обязательном переходе в S0 при появлении дежурного питания. В остальных случаях SLP_S3#=0 до поступления "возмущающих факторов", которые будут оценены и возможно SLP_S3# станет равным лог.1.
Можно полюбоваться на этот документ. Рассматривается более современная платформа, но разобраться не проблематично.
На сайте Intel можно найти документы, которые описывают референсные схемы (в свободном доступе есть только устаревшие платформы, но их достаточно для понимания) и рекомендации по проектированию матплат.
Можно полюбоваться на этот документ. Рассматривается более современная платформа, но разобраться не проблематично.
На сайте Intel можно найти документы, которые описывают референсные схемы (в свободном доступе есть только устаревшие платформы, но их достаточно для понимания) и рекомендации по проектированию матплат.